可编程逻辑器材广泛运用在各种电路规划中。依据查找表技能、SRAM技术的大规划PLD/FPGA，密度高且触发器多，适用于杂乱的时序逻辑，如数字信号处置和各种算法的规划。类器材运用SRAM单元存储装备数据。装备数据决议了PLD内部互连和功用，改动装备数据，也就改动了器材的逻辑功用。SRAM编程时刻短，为系统动态改动PLD的逻辑功用创造了条件。但因为SRAM的数据易失的，装备数据有必要保存在PLD器材以外的非易失存储器内，才干完成在线可重装备。

       1 在运用装备(动态装备)

      同一设备在完成不一样的运用时，需求FPGA完成不一样的功用。如手持多媒体设备，可拍摄分辨率较高的静止图像照，选用JPEG2000紧缩，也可传送活动图像，选用H.263，H.264/AVC等。单纯运用软件完成速度慢，需要对算法进行精密的优化;而运用硬件完成则速度快，但灵活性差。为此，选用微处置器和FPGA相结合来完成手持多媒体终端，微处置器完成程序操控，FPGA完成很多的规矩运算。此外，手持设备的某些运用(如静止图像和活动视频紧缩)能够并不一样时完成。若在一片FPGA一起完成这些功用，不只布线杂乱，功用难以完成，而且需要更大规划的FPGA。若运用不一样的装备数据进行装备，使FPGA在不一样时刻完成不一样的功用，则FPGA的容量能够显著下降，然后下降设备的体积、功耗及成本。

       运用在运用装备时，首先把运用分集，能够一起运转的运用分成一组，耗时的规矩运算由FPGA完成，其它由微处置器完成。把一个FPGA芯片的多个装备文件接连地存放在系统存储器中，在程序执行时，微处置器把对应特定运用的装备数据装载到FPGA中并完成初始化，在FPGA进入用户形式后就能完成特定的功用了。这种办法能够选用更小规划的FPGA，不用运用专用的贵重装备芯片(如ALTERA的EPC1、EPC2等)来存储装备数据，因此可显著地节约系统成本。

       ALTERA SRAM技术的FPGA装备方法首要分为两大类：自动装备和被迫装备。自动装备方法由PLD器材引导装备操作进程，它操控着外部存储器和初始化进程;而被迫装备方法则由外部计算机或操控器操控装备进程。依据数据线的多少又能够将PLD器材装备方法分为并行装备和串行装备两大类。下面以ALTERA APEX20KC系列器材为例，介绍两种在微处置器系统里衔接简略且运用方便的装备方法：被迫串行装备和被迫并行异步装备。

       2 被迫串行装备(PS)

       被迫串行装备的首要装备引脚如下：

       nSTATUS:命令状况下为器材的状况输出。加电后，FPGA当即驱动该引脚到低电位，然后在5μs内开释它。NSTATUS通过10kΩ电阻上拉到Vcc，假如装备中发作过错，FPGA将其拉低。在装备或许初始化时，若装备电路将nSTATUS拉低，FPGA进入过错状况。

       NCONFIG:装备操控输入。低电位使器材复位，由低到高的电位跳变发动装备。

       CONF_DONF：双向漏极开路;在装备前和装备时刻为状况输出，FPGA将其驱动为低。一切装备数据无过错接纳而且初始化时钟周期开端后，FPGA将其置为三态，因为有上拉电阻，所以将其变为高电平，表明装备成功。在装备完毕且初始化开端时，CONF_DONE为状况输入：若装备电路驱动该管脚到低，则推延初始化作业;输入高电位则引导器材执行初始化进程并进入用户状况。

        DCLK：时钟输入，为外部数据源供给时钟。

        nCE:FPGA器材使能输入。nCE为低时，使能装备进程。单片装备时，nCE有必要始终为低。

        nCEO:输出(专用于多片器材)。FPGA装备完成后，输出为低。在多片级联装备时，驱动下一片的nCE端。

        DATA0：数据输入，在DATA0引脚上的一位装备数据。

        PORSEL：专用输入，用来设置上电复位(POR)的延时时刻。

        nIO_PULLUP:输入。低电平时，在装备前和装备时刻使能内部弱的上拉电阻，将用户管脚拉至VCCIO。

       简直一切ALTERA FPGA器材都撑持被迫串行装备。在这种装备方法中没有握手信号，装备时钟的作业频率有必要在器材答应的规模，最低频率没有限制。为了开端装备，装备管脚和JTAG管脚地点的bank的VCCINT、VCCIO必需供电。FPGA上电后进入复位状况。nCONFIG被置为低电平，使FPGA进入复位状况;nCONFIG由低到高的电位跳变发动装备进程。整个装备包含三个期间：复位、装备和初始化。当nSTATUS或许nCONFIG为低电平时，器材脱离复位状况，而且开释漏极开路的nSTATUS管脚。在nSTATUS开释后，被外部电阻拉高，这时nSTATUS和nCONFIG一起为高电平，FPGA预备接纳装备数据，装备期间开端。在串行装备进程中，FPGA在DCLK上升沿锁存DATA0引脚上的数据。成功接纳到一切数据后，开释CONF_DONE引脚，并被外部电阻拉高。CONF_DONE由低到高的改变标志装备完毕，初始化开端。尔后，DCLK有必要供给几个周期的时钟(详细周期数据与DCLK的频率有关)，保证方针芯片被正确初始化。初始化完成后，FPGA进入用户作业形式。假如运用了可选的INIT_DONE信号，在初始化完毕后，INIT_DONE被开释，且被外部电阻拉高，这时进入用户形式。DCLK、DATA、DATA0装备后不能三态，可置高或许置低。

       北京立萨科技在ARM平台已有14年以上的开发经验，并与Freescale、TI、Atmel、ARM、等世界知名芯片厂商达成战略合作伙伴，为众多嵌入式产品厂商提供硬件平台和定制服务解决方案，可帮助实力较弱的嵌入式产品厂家定制底板，同时提供操作系统和外设驱动等技术支持。